Você está em: Início » Publicações » Visualização » Board testing with boundary scan: TPG strategy

Publicação

Pesquisa de Publicações

Board testing with boundary scan: TPG strategy

Título

Board testing with boundary scan: TPG strategyExportar publicação no formato APA Exportar publicação no formato EXCEL Exportar publicação no formato RIS

Tipo

Artigo em Livro de Atas de Conferência Internacional

Data

1990

Título

Board testing with boundary scan: TPG strategy

Tipo

Artigo em Livro de Atas de Conferência Internacional

Ano

1990

Autores

José Martins Ferreira

(Autor)

FEUP

Ver página pessoal Enviar mensagem Pesquisar Publicações do Participante Sem AUTHENTICUS Sem ORCID

José Silva Matos

(Autor)

FEUP

Ver página pessoal Sem permissões para visualizar e-mail institucional Pesquisar Publicações do Participante Ver página do Authenticus Sem ORCID

F. Jong

(Autor)

Outra

A pessoa não pertence à instituição. A pessoa não pertence à instituição. A pessoa não pertence à instituição. Sem AUTHENTICUS Sem ORCID

Ata de Conferência Internacional

Título: 7th European Design for Testability Workshop Pesquisar Publicações da Ata de Conferência

Páginas: 1-13

7th European Design for Testability Workshop

Segóvia, Espanha

Classificação Científica

CORDIS: Ciências Tecnológicas > Engenharia > Engenharia electrotécnica

FOS: Ciências da engenharia e tecnologias > Engenharia electrotécnica, electrónica e informática

Outras Informações

Idioma: Português

Tipo (Avaliação Docente): Científica

Nº de páginas: 13

Tipo de Licença:

Documentos

Nome do Ficheiro	Descrição	Tamanho
1.P-EDftW_1990_52595	Board Testing with Boundary Scan: TPG Strategy	646.15 KB

Publicações Relacionadas

Dos mesmos autores

Verification of TPG Procedures for F-BST Boards, relatório R4.3 (1991)
Relatório Técnico
José Martins Ferreira; José Silva Matos; F. Jong

Verification of TPG Procedures for BST Boards with Additional ST-Clusters, relatório R4.4 (1992)
Relatório Técnico
José Martins Ferreira; José Silva Matos; F. Jong

Test Pattern Generation Methodology for Full Boundary Scan Test, relatório D4.1 (1989)
Relatório Técnico
José Martins Ferreira; José Silva Matos; F. Jong

High Level Language Specification of TPG Procedures for F-BST Boards, relatório D4.2 (1990)
Relatório Técnico
José Martins Ferreira; José Silva Matos; F. Jong

A new algorithm for diagnosing interconnect faults on boundary scan boards (1991)
Artigo em Livro de Atas de Conferência Internacional
José Martins Ferreira; José Silva Matos; R. Bennetts; F. Jong

Das mesmas áreas científicas

Sistema de Comando Numérico para Prensas Hidráulicas de Duplo Efeito (1986)
Tese
José Martins Ferreira

Processadores dedicados : Concepção e realização em sistemas digitais reconfiguráveis (1997)
Tese
José Carlos dos Santos Alves; José Alfredo Ribeiro da Silva Ma; José Silva Matos

O Teste de Cartas de Circuito Impresso com BST: Arquitectura de um Controlador Residente e Geração Automática do Programa de Teste (1992)
Tese
José Martins Ferreira

Modelação de semicondutores bipolares. Formulação de um novo método para simulação em circuitos electrónicos de potência (1998)
Tese
Armando Araújo

Interoperability in collaborative networks : a framework proposal (2008)
Tese
Claudia-Melania Chituc; Américo Lopes de Azevedo; Américo Azevedo

Ver todas (739)

Recomendar Página Voltar ao Topo

Política de Utilização Aceitável | Política de Proteção de Dados Pessoais | Denúncias | Política de Captação e Difusão da Imagem Pessoal em Suporte Digital