Um Processador Dedicado para o Auto-Teste de Cartas de Circuito Impresso com BST (V2.0)

• Tipo: Relatório Técnico
• Data: 1991

Autores

José Martins Ferreira (Autor) FEUP; F. Pinto (Autor) Outra; José Silva Matos (Autor) FEUP

Classificação Científica

CORDIS: Ciências Tecnológicas > Engenharia > Engenharia electrotécnica

FOS: Ciências da engenharia e tecnologias > Engenharia electrotécnica, electrónica e informática

Outras Informações

Resumo (PT): Este relatório descreve a segunda versão de um microprocessador dedicado para o controlo da infraestrutura Boundary Scan Test (BST) de uma carta de circuito impresso. Relativamente ao relatório que descreve a primeira versão fabricada, a versão agora descrita apresenta as seguintes diferenças principais: encapsulamento em 64 pinos (a anterior era em 40 pinos), capacidade para controlar duas cadeias BST (apenas uma na versão anterior), barramento de endereços com 16 bits (12 na versão anterior), maior número de instruções e existência de uma infraestrutura BST no próprio processador, o que possibilita a implementação de soluções de testabilidade hierárquica. Este processador foi desenvolvido no INESC durante o primeiro semestre de 1991, com base no software SOLO 1400, da European Silicon Structures. Foi fabricado em tecnologia CMOS (1,5 ?) no âmbito do programa EUROCHIP (¿run¿ de 1 de Setembro de 1991), tendo os protótipos dado entrada no INESC em Dezembro de 1991.

Idioma: Português

Tipo (Avaliação Docente): Científica

Nº de páginas: 198