Código: | EEC0055 | Sigla: | PSDI |
Áreas Científicas | |
---|---|
Classificação | Área Científica |
OFICIAL | Electrónica e Sistemas Digitais |
Ativa? | Sim |
Unidade Responsável: | Departamento de Engenharia Eletrotécnica e de Computadores |
Curso/CE Responsável: | Mestrado Integrado em Engenharia Electrotécnica e de Computadores |
Sigla | Nº de Estudantes | Plano de Estudos | Anos Curriculares | Créditos UCN | Créditos ECTS | Horas de Contacto | Horas Totais |
---|---|---|---|---|---|---|---|
MIEEC | 18 | Plano de estudos de Transição a partir de 2010/11 | 4 | - | 6 | 63 | 162 |
Plano de estudos oficial | 4 | - | 6 | 63 | 162 |
O objetivo geral desta unidade curricular é fornecer aos alunos conhecimentos sobre aspectos tecnológicos e metodológicos do processo de projecto de sistemas digitais complexos para aplicações específicas, tendo em vista a sua realização em tecnologias microelectrónicas (circuitos integrados de aplicação específica - ASIC e sistemas digitais reconfiguráveis - FPGA). A atividade desenvolvida na unidade curricular é focada nas componentes de construção de modelos abstratos de sistemas digitais ao nível RTL, usando linguagens padrão para descrição de hardware digital (Verilog HDL), verificação por simulação lógica e síntese ao nível RTL, recorrendo a atividade prática trabalhada em torno de projetos orientados para plataformas FPGA.
Após a conclusão com sucesso desta unidade curricular, os alunos deverão ser capazes de:
- Identificar as tarefas principais que integram o fluxo de projecto industrial de sistemas digitais para diferentes tecnologias microelectrónicas (ASICs ou FPGAs).
- Dominar o processo de modelação de sistemas electrónicos digitais com linguagens de descrição de hardware digital (Verilog), nas perspectivas de simulação/verificação e de síntese automática ao nível RTL.
- Planear o processo de verificação para um sistema digital tendo por base ferramentas de simulação lógica e desenvolver plataformas de verificação (“testbenches”).
- Construir circuitos sequenciais síncronos com um ou mais domínios de relógio e saber caracterizar as restrições temporais associadas ao projecto e implementação desse tipo de sistemas digitais, em particular no que se refere ao projecto de redes de distribuição de sinais de relógio.
- Avaliar comparativamente diferentes implementações de circuitos aritméticos para as operações elementares e implementar circuitos aritméticos dedicados sob restrições de área e desempenho dadas.
- Saber aplicar os processos e as tarefas para a integração de componentes pré-construídos (“IP cores”), concretizando num ambiente de projecto para dispositivos FPGA.
- Identificar os processos básicos associados ao consumo de energia em circuitos microelectrónicos digitais (em tecnologia CMOS) e aplicar os princípios elementares para o projecto de circuitos digitais de baixo consumo de energia.
- Identificar metodologias de projecto de sistemas integrados combinando software executado em CPUs convencionais com unidades dedicadas de processamento e interface.
- Desenvolver aptidões pessoais, profissionais e inter-pessoais (trabalho em grupo e comunicação escrita e oral) com a realização dos trabalhos laboratoriais em grupo e elaboração dos respectivos relatórios.
Conhecimentos básicos de sistemas digitais e álgebra de Boole
Projecto estruturado de Sistemas Digitais: fluxo de projecto; metodologias de projecto top-down e bottom-up; modelos para representação de sistemas digitais em diferentes níveis de abstracção; hierarquia e modularidade. Linguagens de descrição de hardware (HDLs); perspectivas da modelação, verificação e síntese lógica. Síntese de sistemas digitais ao nível da transferência entre registos (RTL). Princípios dos processos de síntese comportamental (alto nível). Verificação do projecto: validação funcional, verificação lógica e análise temporal; construção de modelos de teste (testbenches). Sistemas digitais síncronos; problemas associados à geração, gestão e distribuição de sinais de relógio; sistemas síncronos com diferentes domínios de relógio. Tecnologias reconfiguráveis de suporte à implementação de sistemas digitais: FPGAs e sistemas combinados FPGA/microprocessador. Síntese de unidades de controlo (controlpath) e de unidades de processamento de dados (datapath). Projecto de unidades de processamento dedicadas: arquitecturas de operadores aritméticos. Princípios de projecto (aos níveis RTL e arquitectural) orientado para baixo consumo de energia.
Nas aulas teóricas (2 horas) são expostos os assuntos que constituem o programa da disciplina. Nas aulas práticas (2 horas) serão desenvolvidos trabalhos laboratoriais que exercitam as metodologias de projecto, ferramentas e os conceitos apresentados nas aulas teóricas. Os trabalhos práticos são baseadas na utilização das ferramentas de projecto da XILINX, seguindo uma metodologia de projecto top-down baseada na linguagem de descrição de hardware Verilog, síntese automática e implementação em sistemas reconfiguráveis baseados em dispositivos FPGA. Todo o material de apoio, consistindo nos slides das aulas teóricas e guiões dos trabalhos a desenvolver nas aulas práticas, serão disponibilizados na página da disciplina.
Descrição | Tipo | Tempo (Horas) | Peso (%) | Data Conclusão |
---|---|---|---|---|
Participação presencial (estimativa) | Participação presencial | 56,00 | ||
Trabalho laboratorial 1 | Trabalho laboratorial | 8,00 | 10,00 | |
Trabalho laboratorial 2 | Trabalho laboratorial | 8,00 | 10,00 | |
Exame final | Exame | 3,00 | 40,00 | |
Trabalho laboratorial 3 | Trabalho laboratorial | 40,00 | 40,00 | |
Total: | - | 100,00 |
Descrição | Tipo | Tempo (Horas) | Data Conclusão |
---|---|---|---|
Estudo autonomo | Estudo autónomo | 50 | |
Participação nas aulas | Frequência das aulas | 56 | |
Trabalho laboratorial 1 | Trabalho laboratorial | 8 | |
Trabalho laboratorial 2 | Trabalho laboratorial | 8 | |
Trabalho laboratorial 3 | Trabalho laboratorial | 40 | |
Total: | 162,00 |
Para além das condições estabelecidas nas normas gerais de avaliação, é necessária a obtenção de uma classificação mínima de 6 valores (num total de 12 valores) na componente de avaliação prática.
A classificação final (CF) da disciplina atribuirá 40% de peso ao exame final e 60% à classificação obtida nos trabalhos laboratoriais, sendo calculada segundo a seguinte fórmula: CF= 0,1*TP1 + 0,1*TP2 + 0,4*TP3 + 0,4*Ex onde: TPi: nota do trabalho prático i (i=1..3) Ex: nota do exame Para obter aprovação é necessário que, para além de obter uma classificação final mínima de 10 valores, atingir uma classificação mínima de 4 valores (em 8 valores ou 50%) no exame final e de 6 valores (em 12 valores, ou 50%) no conjunto dos 3 trabalhos práticos.
As provas especiais realizadas fora das épocas normais de avaliação consistirão num exame e num trabalho prático, com os mesmos pesos referidos na secção Avaliação. Os alunos com estatuto especial que tenham já obtido uma classificação prática superior ao mínimo estabelecido (6 valores em 12) em edições anteriores da disciplina poderão, se o desejarem, ser dispensados da realização da prova prática.
Os alunos com estatuto que os dispense da frequência das aulas práticas, realizarão uma prova complementar de avaliação prática à qual será atribuída uma valorização igual à estabelecida para o conjunto dos trabalhos práticos (12 valores em 20).
A melhoria de classificação poderá ser realizada separadamente para a componente prática (trabalhos laboratoriais) e teórica (exame), no ano lectivo seguinte.
A língua de ensino preferencial é o Português. No entanto, caso existam alunos estrangeiros que não compreendam Português, poderá ser leccionada uma turma em Inglês.