Saltar para:
Logótipo
Você está em: Início > Publicações > Visualização > The Performance Impact when Optimizing Mapping Algorithms for an FPGA-based Mobile Robot

The Performance Impact when Optimizing Mapping Algorithms for an FPGA-based Mobile Robot

Título
The Performance Impact when Optimizing Mapping Algorithms for an FPGA-based Mobile Robot
Tipo
Artigo em Livro de Atas de Conferência Nacional
Ano
2010
Autores
Ata de Conferência Nacional
Páginas: 103-110
VI Jornadas sobre Sistemas Reconfiguráveis (REC'2010)
Aveiro, 4 a 5 de Fevereiro, 2010
Classificação Científica
FOS: Ciências da engenharia e tecnologias > Engenharia electrotécnica, electrónica e informática
CORDIS: Ciências Tecnológicas > Engenharia > Engenharia electrónica ; Ciências Tecnológicas > Engenharia > Engenharia de computadores
Outras Informações
Resumo (PT):
Abstract (EN): FPGA-based solutions are being used to meet performance requirements in embedded systems. The mobile robotics field is an appropriate domain to evaluate whether FPGA-based systems are capable of managing complex computing tasks. This paper presents an autonomous mobile robot prototype that includes an FPGA board as the main central processing component. In this work we evaluate the prototype using mobile robotics mapping algorithms (i.e., algorithms able to build a map of the environment). These algorithms rely mainly on probabilities and are computationally intensive. The implementation used in this paper is based on an environment occupation grid. An uncertainty model of the sensor used to measure the distance of the robot to the obstacles in the environment is used to update the probabilities. We start the experiments by analysing the performance impact of using hardware modules, such as FPU and cache memory. Then, we consider modifications in the updating algorithm to reduce the overall execution time. The overall improvements allowed for an execution time of the updating task of 9.83 ms for an implementation based on Bayes’s algorithm and 10.86ms for Dempster-Shafer’s algorithm, both at the maximum distance considered.
Idioma: Inglês
Tipo (Avaliação Docente): Científica
Nº de páginas: 8
Documentos
Não foi encontrado nenhum documento associado à publicação.
Publicações Relacionadas

Das mesmas áreas científicas

Transparent Trace-Based Binary Acceleration for Reconfigurable HW/SW Systems (2013)
Artigo em Revista Científica Internacional
João Bispo; Nuno Paulino; João Cardoso; João Canas Ferreira
Run-time generation of partial FPGA configurations for subword operations (2012)
Artigo em Revista Científica Internacional
Silva, ML; João Canas Ferreira
Translating a Hash Function from Software to Hardware: A Functional Programming Approach (2012)
Artigo em Livro de Atas de Conferência Nacional
Paulo Ferreira; João Canas Ferreira; José Carlos Alves
Real-Time Stereo Matching on FPGA (2010)
Artigo em Livro de Atas de Conferência Nacional
Carlos Resende; João Canas Ferreira
Improving Run-Time Creation of Partial FPGA Configurations (2011)
Artigo em Livro de Atas de Conferência Nacional
Miguel L. Silva; João Canas Ferreira

Ver todas (15)

Recomendar Página Voltar ao Topo
Copyright 1996-2025 © Faculdade de Medicina Dentária da Universidade do Porto  I Termos e Condições  I Acessibilidade  I Índice A-Z  I Livro de Visitas
Página gerada em: 2025-06-27 às 19:25:14 | Política de Utilização Aceitável | Política de Proteção de Dados Pessoais | Denúncias