Saltar para:
Logótipo
Você está em: Início > PDEEC0060

Sistemas de Desenvolvimento de Hardware/Software

Código: PDEEC0060     Sigla: HSSD

Áreas Científicas
Classificação Área Científica
OFICIAL Engenharia Eletrotécnica e de Computadores

Ocorrência: 2018/2019 - 2S

Ativa? Sim
Unidade Responsável: Departamento de Engenharia Eletrotécnica e de Computadores
Curso/CE Responsável: Programa Doutoral em Engenharia Electrotécnica e de Computadores

Ciclos de Estudo/Cursos

Sigla Nº de Estudantes Plano de Estudos Anos Curriculares Créditos UCN Créditos ECTS Horas de Contacto Horas Totais
PDEEC 3 Plano de estudos oficial 1 - 7,5 70 202,5

Língua de trabalho

Inglês

Objetivos

Aprender os processos, metodologias e boas práticas associadas ao desenvolvimento de sistemas digitais integrados combinando software executado em um ou mais CPUs convencionais com blocos de hardware dedicado construídos à medida para acelerar secções críticas de uma aplicação.

Adquirir a capacidade para analisar e avaliar o desempenho de uma aplicação computacional real, identificar os pontos críticos que condicionam o seu desempenho e desenvolver um sistema combinado hardware/software que permita melhorar o seu desempenho enquanto executado num sistema computacional convencional.

Resultados de aprendizagem e competências

No final desta unidade curricular os estudantes devem estar aptos a:
1. analisar e avaliar o potencial de aceleração do desempenho de uma aplicação computacional, com recurso a núcleos de processamento dedicados e heterogéneos;
2. conceber e desenvolver núcleos dedicados de processamento recorrendo a metodologias de projeto digital baseadas em síntese de alto nível;
3. explorar de forma eficaz os processos de otimização implementados por ferramentas de síntese de alto nível de hardware;
4. desenvolver e aplicar processos de verificação de alto nível a sistemas combinados hardware/software
5. explorar eficientemente o espaço de soluções hardware/software para uma aplicação concreta tendo por alvo uma tecnologia digital reconfigurável (FPGA) 

Modo de trabalho

Presencial

Pré-requisitos (conhecimentos prévios) e co-requisitos (conhecimentos simultâneos)

Prática de projeto digital ao nível RTL usando linguagens de descrição de hardware (Verilog/VHDL);
Conhecimento e prática com as metodologias e ferramentas de projeto para dispositivos reconfiguráveis (FPGA).

Programa

Projeto de sistemas computacionais com vários núcleos de processamento heterogénos:
1. Systems-on-Chip (SoC) e plataformas digitais reconfiguráveis;
2. Blocos computacionais de uso geral e para aplicações específicas;
3. Processadores embutidos parametrizáveis;
4. Partição orientada pelo desempenho;
5. Infra-estruturas de comunicação inter-processadores;
6. Metodologias e ferramentas para projeto hardware/software industrial;

Modelação ao nível do sistema, verificação e síntese:
1. Metodologias de projecto eletrónico (digital) ao nível do sistema;
2. Verificação unificada hardware/software;
3. Síntese de alto nível de sistemas digitais;
4. Projeto de micro-arquitecturas;

Técnicas de mapeamento para sistemas hardware/software:
1. Conceção de arquiteturas de processamento dedicadas a partir de aplicações em software;
2. Partição hardware/software;
3. Otimizações no processo de compilação e transformação de ciclos;
4. Técnicas para exploração do espaço de soluções;

 

Bibliografia Obrigatória

Philippe Coussy, Adam Morawiec; High-Level Synthesis From Algorithm to Digital Circuit: From Algorithm to Digital Circuit, Springer Science + Business Media B.V, 2008. ISBN: 1402085877
Michael Fingeroff; High-Level Synthesis Blue Book, Mentor Graphics Corporation, 2010. ISBN: 1450097243

Bibliografia Complementar

João M. P. Cardoso, and Pedro C. Diniz; Compilation Techniques for Reconfigurable Architectures, Springer, 2008. ISBN: 0387096701

Observações Bibliográficas

Para além das publicações indicadas são também recomendados os manuais de referência das ferramentas de projeto e um conjunto de artigos científicos de suporte aos trabalhos a desenvolver.

Métodos de ensino e atividades de aprendizagem

A Unidade Curricular é organizada em sessões semanais de 3h, onde se intercalam aulas de exposição com apresentações do estudo autónomo dos estudantes e discussão dos projetos em curso.

O trabalho desenvolvido pelas estudantes é dividido na análise e discussão de um conjunto de artigos científicos selecionados (um por estudante), versando temas da unidade curricular e no desenvolvimento e apresentação de um projeto integrador focado no projeto de um sistema hardware/software, com as componentes de hardware desenvolvidas com recurso a técnicas de síntese de alto nível. Esta organização potencia o estudo autónomo e o envolvimento ativo dos estudantes na preparação de apresentações sobre temas selecionados do programa curricular.

As sessões teóricas de exposição completam os temas abordados no programa da unidade curricular e serão ajustadas em conteúdo e profundidade ao conhecimento e experiência prévia dos estudantes neste domínio.

Software

XILINX SDSoc ( embedded C/C++/OpenCL application development)
XILINX Vivado HLS (high-level synthesis)

Palavras Chave

Ciências Tecnológicas > Tecnologia > Tecnologia de computadores > Tecnologia de sistemas
Ciências Tecnológicas > Engenharia > Engenharia de computadores

Tipo de avaliação

Avaliação distribuída sem exame final

Componentes de Avaliação

Designação Peso (%)
Defesa pública de dissertação, de relatório de projeto ou estágio, ou de tese 20,00
Participação presencial 0,00
Trabalho escrito 40,00
Trabalho laboratorial 40,00
Total: 100,00

Componentes de Ocupação

Designação Tempo (Horas)
Elaboração de projeto 60,00
Estudo autónomo 74,00
Frequência das aulas 42,00
Trabalho de investigação 27,00
Total: 203,00

Obtenção de frequência

Os estudantes devem participar em pelo menos 75% das aulas e realizar os trabalhos práticos que lhes forem atribuídos.

Fórmula de cálculo da classificação final

Componentes de avaliação:
P = estudo e apresentação de artigo
L = trabalho laboratorial
I = desempenho individual
Classificação final = 0.4 P + 0.4 L + 0.2 I

Recomendar Página Voltar ao Topo
Copyright 1996-2024 © Faculdade de Engenharia da Universidade do Porto  I Termos e Condições  I Acessibilidade  I Índice A-Z  I Livro de Visitas
Página gerada em: 2024-11-09 às 07:00:01 | Política de Utilização Aceitável | Política de Proteção de Dados Pessoais | Denúncias