Teste e Projeto para a Testabilidade

Código:

PDEEC0047

Sigla:

TDT

Áreas Científicas
Classificação	Área Científica
OFICIAL	Engenharia Eletrotécnica e de Computadores

Ocorrência: 2018/2019 - 1S

Ativa?	Sim
Página Web:	http://moodle.fe.up.pt
Unidade Responsável:	Departamento de Engenharia Eletrotécnica e de Computadores
Curso/CE Responsável:	Programa Doutoral em Engenharia Electrotécnica e de Computadores

Ciclos de Estudo/Cursos

Sigla	Nº de Estudantes	Plano de Estudos	Anos Curriculares	Créditos UCN	Créditos ECTS	Horas de Contacto	Horas Totais
PDEEC	1	Plano de estudos oficial	1	-	7,5	70	202,5

Língua de trabalho

Inglês

Objetivos

Esta unidade curricular oferece formação avançada em técnicas e metodologias para o teste e projeto para a testabilidade de circuitos eletrónicos (digitais e analógicos) por incorporação de circuitos auxiliares de teste. O conteúdo curricular aborda em particular a problemática do teste de produção, mas as questões dos testes de caracterização e manutenção são também tratadas.
Espera-se que os estudantes adquiram um conhecimento alargado nos domínios do teste de circuitos implantados em substratos monolíticos e em cartas de circuito impresso, assim como em abordagens e ferramentas comummente usadas no projeto para a testabilidade.

Resultados de aprendizagem e competências

Esta unidade curricular dará aos estudantes um conhecimento generalizado no domínio do teste e do projeto para a testabilidade de circuitos digitais e mistos (analógicos e digitais). Após a sua conclusão os estudantes serão capazes de:
- desenvolver e compreender problemas de verificação e teste de circuitos em diferentes escalas de integração
- compreender questões da economia do teste de circuitos eletrónicos
- identificar defeitos e criar modelos de faltas de circuitos eletrónicos
- usar ferramentas de EDA para simular faltas em circuitos digitais e mistos
- gerar estímulos de teste de elevada cobertura de faltas e projetar circuitos tendo vista questões de testabilidade
- experimentar e desenvolver competências de comunicação

Modo de trabalho

Presencial

Pré-requisitos (conhecimentos prévios) e co-requisitos (conhecimentos simultâneos)

Conhecimentos de eletrónica analógica, digital e de sistemas baseados em microprocessadores.

Programa

O conteúdo curricular de TPpT foi desenhado tendo em vista a familiarização dos estudantes com as mais conhecidas abordagens normalizadas e hierárquicas ao teste e projeto para a testabilidade de circuitos eletrónicos, considerando implementações em cartas de circuito impresso, circuitos integrados e em outros substratos monolíticos.
No primeiro módulo faz-se uma introdução aos problemas que fazem do teste uma etapa crítica do processo de fabrico, em termos económicos e tecnológicos, e apresenta uma visão alargada dos defeitos e modelos de faltas, assim como dos fundamentos das metodologias de geração de vetores de teste.
Estes assuntos são depois desenvolvidos com maior detalhe no segundo módulo dedicado ao estudo de técnicas de projeto para a testabilidade de circuitos digitais, começando pelas abordagens genéricas de varrimento e estruturadas de varrimento periférico (boundary-scan). Metodologias de análise e otimização da testabilidade ao nível de registos de transferência (RTL) são estudadas como forma de encontrar soluções de testabilidade avançadas.
A problemática do projeto de sistemas digitais de segurança crítica é parcialmente coberta com o estudo de metodologias de projeto de sistemas tolerantes a faltas.
No terceiro módulo, modelos de faltas e algoritmos de geração de testes específicos para memórias são tratados considerando memórias estáticas e dinâmicas.
O quarto módulo trata o domínio do teste de circuitos analógicos e mistos (A/D). As particularidades do teste de circuitos analógicos, em comparação com as do digital, são apresentadas. A infra-estrutura normalizada de teste IEEE 1149.4 é descrita e demonstrada com o apoio de ferramentas de geração de testes da JTAG Technologies. Finalmente, esquemas de projeto para a testabilidade e autoteste de macros analógicas e mistas, incluindo filtros, conversores A/D e D/A, phase-locked loops (PLL) são descritas e estudados casos particulares.

A metodologia usada na lecionação e os trabalhos propostos aos estudantes são preparados de modo a promover uma interação entre conteúdos teóricos e aplicações concretas.

Programa
Módulo I: Racional e Economia do Teste
1- Testabilidade e equipamento de teste
2- Economia do teste e qualidade do produto
3- Defeitos, modelos de faltas, simulação de faltas e geração de vetores de teste
Module II: Projeto para a testabilidade digital
1- Do teste por varrimento ao teste por varrimento periférico
2- Extensões digitais à norma IEEE 1149.1
3- Análise e melhoria de testabilidade ao nível de registos
4- Projeto de sistemas tolerantes a faltas
Module III: Teste de memórias
1- Arquitecturas de memórias e tendências de defeitos
2- Modelos de faltas
3- Algoritmos de geração de vetores de teste
Module IV: Projeto para a testabilidade analógica e mista
1- Domínios de teste digital e analógico
2- O barramento de teste normalizado IEEE1149.4
3- Teste estrutural e paramétrico de circuitos analógicos e mistos
4- Autoteste de circuitos analógicos e mistos

Bibliografia Obrigatória

Michael L. Bushnell, Vishwani D. Agrawal; Essentials of electronic testing for digital memory and mixed-signal VLSI circuits. ISBN: 0-7923-7991-8
ed. by Laung-Terng Wang, Cheng-Wen Wu, Xiaoqing Wen; VLSI test principles and architectures. ISBN: 9780080474793 (eISBN)

Métodos de ensino e atividades de aprendizagem

Os métodos de ensino e aprendizagem incluem a a apresentação de conteúdos tutoriais sobre as matérias tratadas, a apresentação pelos estudantes de tópicos e abordagens descritas em publicações científicas,  e  trabalhos laboratoriais realizados com protótipos e ferramentas de demonstração.

Palavras Chave

Ciências Tecnológicas > Tecnologia > Micro-tecnologia > Micro-sistemas

Tipo de avaliação

Avaliação distribuída com exame final

Componentes de Avaliação

Designação	Peso (%)
Exame	20,00
Prova oral	15,00
Teste	20,00
Trabalho escrito	15,00
Trabalho laboratorial	30,00
Total:	100,00

Componentes de Ocupação

Designação	Tempo (Horas)
Elaboração de projeto	48,00
Estudo autónomo	68,00
Frequência das aulas	42,00
Trabalho de investigação	24,00
Trabalho laboratorial	24,00
Total:	206,00

Obtenção de frequência

De acordo com o Regulamento dos princípios a observar na avaliação dos discentes da Universidade do Porto "Considera-se que um aluno cumpre a assiduidade a uma disciplina se, tendo estado regularmente inscrito, não exceder o número limite de faltas correspondente a 25% das aulas previstas."

Fórmula de cálculo da classificação final

O processo de avaliação compreende as seguintes componentes:

Trabalhos de síntese: T; Projeto: P; Apresentações: A; Exame final: FE.

A classificação será calculada de acordo com a expressão

30%×T+30%×P+20%×A+20%×FE

Provas e trabalhos especiais

Todas as componentes de avaliação aplicadas aos estudantes regulares sao igualmente aplicadas aqui, i. e., trabalhos de síntese, projetos, e exames. Contudo, os estudantes em condições especiais podem ser dispensados de frequência das aulas semanais e podem apresentar os seus trabalhos em datas alternativas.

Melhoria de classificação

Um exame cobrindo toda a matéria leccionada.