Saltar para:
Logótipo
Comuta visibilidade da coluna esquerda
Você está em: Início > Publicações > Visualização > FPGA-based real-time disparity computation and object location
Mapa das Instalações
Edifício Principal | Main Building Edifício Pós-Graduações | Post-Graduate Building

FPGA-based real-time disparity computation and object location

Título
FPGA-based real-time disparity computation and object location
Tipo
Artigo em Livro de Atas de Conferência Internacional
Ano
2010
Autores
Santos, PM
(Autor)
Outra
A pessoa não pertence à instituição. A pessoa não pertence à instituição. A pessoa não pertence à instituição. Ver página do Authenticus Sem ORCID
Ata de Conferência Internacional
Páginas: 1-4
28th Norchip Conference, NORCHIP 2010
Tampere, 15 November 2010 through 16 November 2010
Indexação
Classificação Científica
FOS: Ciências da engenharia e tecnologias > Engenharia electrotécnica, electrónica e informática
CORDIS: Ciências Tecnológicas > Engenharia > Engenharia de computadores ; Ciências Tecnológicas > Engenharia > Engenharia electrónica
Outras Informações
ID Authenticus: P-007-X3A
Abstract (EN): This paper describes an FPGA-based system capable of computing the distance of objects in a scene to two stereo cameras, and use that information to isolate objects in the foreground. For this purpose, four disparity maps are generated in real time, according to different similarity metrics and sweep directions, and then merged into a single foreground-versus-background bitmap. Our main contribution is a custom-built hardware architecture for the disparity map calculation, and an optional post-processing stage that coarsens the output to improve resilience against spurious results. The system was described in Verilog, and a prototype implemented on a Xilinx Virtex-II Pro FPGA proved capable of processing 640x480 black-and-white images at a maximum frame rate of 40 fps, using 3x3 matching windows and detecting disparities of up to 135 pixels. ©2010 IEEE.
Idioma: Inglês
Tipo (Avaliação Docente): Científica
Contacto: jcf@fe.up.pt
Documentos
Não foi encontrado nenhum documento associado à publicação.
Publicações Relacionadas

Dos mesmos autores

Scalable hardware architecture for disparity map computation and object location in real-time (2016)
Artigo em Revista Científica Internacional
Santos, PM; João Canas Ferreira; José Silva Matos

Das mesmas áreas científicas

Transparent Trace-Based Binary Acceleration for Reconfigurable HW/SW Systems (2013)
Artigo em Revista Científica Internacional
João Bispo; Nuno Paulino; João Cardoso; João Canas Ferreira
Run-time generation of partial FPGA configurations for subword operations (2012)
Artigo em Revista Científica Internacional
Silva, ML; João Canas Ferreira
Translating a Hash Function from Software to Hardware: A Functional Programming Approach (2012)
Artigo em Livro de Atas de Conferência Nacional
Paulo Ferreira; João Canas Ferreira; José Carlos Alves
The Performance Impact when Optimizing Mapping Algorithms for an FPGA-based Mobile Robot (2010)
Artigo em Livro de Atas de Conferência Nacional
Manuel Luís C. Reis; João M. P. Cardoso; João P. C. Ferreira
Real-Time Stereo Matching on FPGA (2010)
Artigo em Livro de Atas de Conferência Nacional
Carlos Resende; João Canas Ferreira

Ver todas (15)

Recomendar Página Voltar ao Topo
Copyright 1996-2024 © Faculdade de Economia da Universidade do Porto  I Termos e Condições  I Acessibilidade  I Índice A-Z  I Livro de Visitas
Página gerada em: 2024-10-01 às 16:28:18 | Política de Utilização Aceitável | Política de Proteção de Dados Pessoais | Denúncias
SAMA2