Publicações

Publicações com os mesmos autores da publicação A Reconfigurable Architecture for Binary Acceleration of Loops with Memory Accesses

Agrupar Por: Tipo Ano Ordenação: Título Ano Tipo de Publicação

Artigo em Revista Científica Internacional

Transparent Trace-Based Binary Acceleration for Reconfigurable HW/SW Systems

João Bispo (Autor) (Outra); Nuno Paulino (Autor) (FEUP); João Cardoso (Autor) (FEUP); João Canas Ferreira (Autor) (FEUP)

2013

Classificação Científica Indexação

ISI Web of Knowledge - 9 Citações

Scopus - 11 Citações

INSPEC

FOS: Engenharia electrotécnica, electrónica e informática

CORDIS: Engenharia de computadores ; Engenharia electrónica

Transparent runtime migration of loop-based traces of processor instructions to reconfigurable processing units

João Bispo (Autor) (Outra); Nuno Paulino (Autor) (FEUP); João Cardoso (Autor) (FEUP); João Canas Ferreira (Autor) (FEUP)

2013

Classificação Científica Indexação

Scopus - 7 Citações

INSPEC

FOS: Engenharia electrotécnica, electrónica e informática

CORDIS: Engenharia de computadores

Optimizing OpenCL Code for Performance on FPGA: k-Means Case Study With Integer Data Sets

Nuno Paulino (Autor) (FEUP); João Canas Ferreira (Autor) (FEUP); João M. P. Cardoso (Autor) (FEUP)

2020

Indexação

ISI Web of Knowledge - 3 Citações

Scopus - 5 Citações

Improving Performance and Energy Consumption in Embedded Systems via Binary Acceleration: A Survey

Nuno Paulino (Autor) (FEUP); João Canas Ferreira (Autor) (FEUP); João M. P. Cardoso (Autor) (FEUP)

2020

Indexação

ISI Web of Knowledge - 10 Citações

Scopus - 12 Citações

Generation of Customized Accelerators for Loop Pipelining of Binary Instruction Traces

Nuno Paulino (Autor) (FEUP); João Canas Ferreira (Autor) (FEUP); João M. P. Cardoso (Autor) (FEUP)

2017

Indexação

ISI Web of Knowledge - 6 Citações

Scopus - 6 Citações

Dynamic Partial Reconfiguration of Customized Single-Row Accelerators

Nuno Paulino (Autor) (FEUP); João Canas Ferreira (Autor) (FEUP); João M. P. Cardoso (Autor) (FEUP)

2019

Indexação

ISI Web of Knowledge - 6 Citações

Scopus - 7 Citações

INSPEC

A Binary Translation Framework for Automated Hardware Generation

Nuno Paulino (Autor) (FEUP); João Bispo (Autor) (FEUP); João Canas Ferreira (Autor) (FEUP); João M. P. Cardoso (Autor) (FEUP)

2021

Indexação

ISI Web of Knowledge - 2 Citações

Scopus - 2 Citações

Artigo em Livro de Atas de Conferência Internacional

Transparent Acceleration of Program Execution Using Reconfigurable Hardware

Nuno Paulino (Autor) (Outra); João Canas Ferreira (Autor) (FEUP); João Bispo (Autor) (FEUP); João M. P. Cardoso (Autor) (FEUP)

2015

Indexação

ISI Web of Knowledge - 8 Citações

Scopus - 8 Citações

Trace-Based Reconfigurable Acceleration with Data Cache and External Memory Support

Nuno Paulino (Autor) (Outra); João Canas Ferreira (Autor) (FEUP); João M. P. Cardoso (Autor) (FEUP)

2014

Indexação

ISI Web of Knowledge - 6 Citações

Scopus - 5 Citações

On the Performance Effect of Loop Trace Window Size on Scheduling for Configurable Coarse Grain Loop Accelerators

Santos, T (Autor) (Outra); Nuno Paulino (Autor) (FEUP); João Bispo (Autor) (FEUP); João M. P. Cardoso (Autor) (FEUP); João Canas Ferreira (Autor) (FEUP)

2021

Indexação

ISI Web of Knowledge

Scopus

From Instruction Traces to Specialized Reconfigurable Arrays

João Bispo (Autor) (Outra); Nuno Paulino (Autor) (FEUP); João M. P. Cardoso (Autor) (FEUP); João Canas Ferreira (Autor) (FEUP)

2011

Classificação Científica Indexação

Scopus - 9 Citações

FOS: Engenharia electrotécnica, electrónica e informática

CORDIS: Engenharia electrónica ; Engenharia de computadores

Executing ARMv8 Loop Traces on Reconfigurable Accelerator via Binary Translation Framework

Nuno Paulino (Autor) (FEUP); João Canas Ferreira (Autor) (FEUP); João Bispo (Autor) (FEUP); João M. P. Cardoso (Autor) (FEUP)

2020

Indexação

ISI Web of Knowledge

Scopus

INSPEC

Registos 1 a 12 de 12

 

1