Saltar para:
Logótipo
Comuta visibilidade da coluna esquerda
Você está em: Início > Publicações > Visualização > Generation of Customized Accelerators for Loop Pipelining of Binary Instruction Traces

Publicações

Generation of Customized Accelerators for Loop Pipelining of Binary Instruction Traces

Título
Generation of Customized Accelerators for Loop Pipelining of Binary Instruction Traces
Tipo
Artigo em Revista Científica Internacional
Ano
2017
Revista
Vol. 25
Páginas: 21-34
ISSN: 1063-8210
Editora: IEEE
Outras Informações
ID Authenticus: P-00M-AM7
Abstract (EN): Many embedded applications process large amounts of data using regular computational kernels, amenable to acceleration by specialized hardware coprocessors. To reduce the significant design effort, the dedicated hardware may be automatically generated, usually starting from the application's source or binary code. This paper presents a moduloscheduled loop accelerator capable of executing multiple loops and a supporting toolchain. A generation/scheduling procedure, which fully relies on MicroBlaze instruction traces, produces accelerator instances, customized in terms of functional units and interconnections. The accelerators support integer and single-precision floating-point arithmetic, and exploit instruction-level parallelism, loop pipelining, and memory access parallelism via two read/write ports. A complete implementation of the proposed architecture is evaluated in a Virtex-7 device. Augmenting a MicroBlaze processor with a tailored accelerator achieves a geometric mean speedup, over software-only execution, of 6.61x for 13 floating-point kernels from the Livermore Loops set, and of 4.08x for 11 integer kernels from Texas Instruments' IMGLIB. The proposed customized accelerators are compared with ALU-based ones. The average specialized accelerator requires only 0.47x the number of field-programmable gate array slices of an accelerator with four ALUs. A geometric mean speedup of 1.78x over a four-issue very long instruction word (without floating-point support) was obtained for the integer kernels.
Idioma: Inglês
Tipo (Avaliação Docente): Científica
Nº de páginas: 14
Documentos
Não foi encontrado nenhum documento associado à publicação.
Publicações Relacionadas

Dos mesmos autores

Transparent Trace-Based Binary Acceleration for Reconfigurable HW/SW Systems (2013)
Artigo em Revista Científica Internacional
João Bispo; Nuno Paulino; João Cardoso; João Canas Ferreira
Transparent runtime migration of loop-based traces of processor instructions to reconfigurable processing units (2013)
Artigo em Revista Científica Internacional
João Bispo; Nuno Paulino; João Cardoso; João Canas Ferreira
Optimizing OpenCL Code for Performance on FPGA: k-Means Case Study With Integer Data Sets (2020)
Artigo em Revista Científica Internacional
Nuno Paulino; João Canas Ferreira; João M. P. Cardoso
Improving Performance and Energy Consumption in Embedded Systems via Binary Acceleration: A Survey (2020)
Artigo em Revista Científica Internacional
Nuno Paulino; João Canas Ferreira; João M. P. Cardoso
Dynamic Partial Reconfiguration of Customized Single-Row Accelerators (2019)
Artigo em Revista Científica Internacional
Nuno Paulino; João Canas Ferreira; João M. P. Cardoso

Ver todas (12)

Da mesma revista

Reliability and availability in reconfigurable computing: A basis for a common solution (2008)
Artigo em Revista Científica Internacional
Manuel G. Gericota; Gustavo R. Alves; Miguel L. Silva; José M. Ferreira
Dynamic Partial Reconfiguration of Customized Single-Row Accelerators (2019)
Artigo em Revista Científica Internacional
Nuno Paulino; João Canas Ferreira; João M. P. Cardoso
Recomendar Página Voltar ao Topo
Copyright 1996-2025 © Faculdade de Direito da Universidade do Porto  I Termos e Condições  I Acessibilidade  I Índice A-Z
Página gerada em: 2025-09-27 às 21:00:47 | Política de Privacidade | Política de Proteção de Dados Pessoais | Denúncias | Livro Amarelo Eletrónico