Saltar para:
Logótipo
Comuta visibilidade da coluna esquerda
Logótipo
Você está em: Início > Publicações > Run-time generation of partial FPGA configurations for subword operations > Visualizar Publicações Relacionadas

Publicações com as mesmas áreas científicas da publicação Run-time generation of partial FPGA configurations for subword operations

Agrupar Por: Ordenação:

Artigo em Revista Científica Internacional

Transparent Trace-Based Binary Acceleration for Reconfigurable HW/SW Systems
João Bispo (Autor) (Outra); Nuno Paulino (Autor) (FEUP); João Cardoso (Autor) (FEUP); João Canas Ferreira (Autor) (FEUP)

Artigo em Livro de Atas de Conferência Nacional

Translating a Hash Function from Software to Hardware: A Functional Programming Approach
Paulo Ferreira (Autor) (FEUP); João Canas Ferreira (Autor) (FEUP); José Carlos Alves (Autor) (FEUP)
The Performance Impact when Optimizing Mapping Algorithms for an FPGA-based Mobile Robot
Manuel Luís C. Reis (Autor) (FEUP); João M. P. Cardoso (Autor) (FEUP); João P. C. Ferreira (Autor) (FEUP)
Real-Time Stereo Matching on FPGA
Carlos Resende (Autor) (FEUP); João Canas Ferreira (Autor) (FEUP)
Improving Run-Time Creation of Partial FPGA Configurations
Miguel L. Silva (Autor) (FEUP); João Canas Ferreira (Autor) (FEUP)
Algorithms for run-time placement and routing on Virtex II Pro FPGAs
Miguel L. Silva (Autor) (FEUP); João Canas Ferreira (Autor) (FEUP)

Artigo em Livro de Atas de Conferência Internacional

Using FPGAs for Real-Time Disparity Map Calculation
Carlos Resende (Autor) (FEUP); João Canas Ferreira (Autor) (FEUP)
Run-Time Generation of Partial FPGA Configurations for Subword Operations
Miguel L. Silva (Autor) (FEUP); João Canas Ferreira (Autor) (FEUP)
Run-time Generation of Partial Configurations for Arithmetic Expressions
Miguel L. Silva (Autor) (FEUP); João Canas Ferreira (Autor) (FEUP); Miguel L. Silva (Autor) (FEUP)
From Instruction Traces to Specialized Reconfigurable Arrays
João Bispo (Autor) (Outra); Nuno Paulino (Autor) (FEUP); João M. P. Cardoso (Autor) (FEUP); João Canas Ferreira (Autor) (FEUP)
FPGA-based rectification of stereo images
Rodrigues, JGP (Autor) (Outra); João Canas Ferreira (Autor) (FEUP)
FPGA-based real-time disparity computation and object location
Santos, PM (Autor) (Outra); João Canas Ferreira (Autor) (FEUP)
Erlang Inspired Hardware
Ferreira, P (Autor) (Outra); João Canas Ferreira (Autor) (FEUP); José Carlos Alves (Autor) (FEUP)
Enhancing interoperability: ontology-mapping in an electronic institution
Henrique Lopes Cardoso (Autor) (FEUP); Daniel Dinis Teixeira (Autor) (Outra); Eugénio Oliveira (Autor) (FEUP)
Creation of Partial FPGA Configurations at Run-Time
Silva, ML (Autor) (Outra); João Canas Ferreira (Autor) (FEUP)

Registos 1 a 15 de 15

 
1
 
Primeiro Resultado
Resultado Anterior
Resultado AnteriorResultado ActualResultado Seguinte
Resultado Seguinte
Último Resultado
 

Recomendar Página Voltar ao Topo
Copyright 1996-2024 © Faculdade de Psicologia e de Ciências da Educação da Universidade do Porto  I Termos e Condições  I Acessibilidade  I Índice A-Z  I Livro de Visitas
Página gerada em: 2024-08-17 às 13:24:22 | Política de Utilização Aceitável | Política de Proteção de Dados Pessoais | Denúncias