Publicações com os mesmos autores da publicação A boundary scan based one channel timing analyser

Agrupar Por: Ordenação:

Artigo em Livro de Atas de Conferência Internacional

Gustavo Costa Alves (Autor) (Outra); José Martins Ferreira (Autor) (FEUP)

1999

Gustavo Costa Alves (Autor) (Outra); Marcelo Lubaszewski (Autor) (Outra); Margrit Krug (Autor) (Outra); José Martins Ferreira (Autor) (FEUP)

2000

Nome do Ficheiro	Descrição	Tamanho
9.P-ETW_2000_53307	From Circuit Simulation to Circuit Verification: An Internal + Boundary- Scan-Based Solution	270.12 KB

Gustavo Costa Alves (Autor) (Outra); Ricardo Costa (Autor) (Outra); André Fidalgo (Autor) (Outra); José Martins Ferreira (Autor) (FEUP)

2001

Manuel Gericota (Autor) (Outra); Gustavo Costa Alves (Autor) (Outra); José Martins Ferreira (Autor) (FEUP)

2001

Nome do Ficheiro	Descrição	Tamanho
46.C-LATW_2001_52088	Dynamically Rotate And Free for Test: The Path for FPGA Concurrent Test	442.14 KB

Manuel Gericota (Autor) (Outra); Gustavo Costa Alves (Autor) (Outra); Miguel L. Silva (Autor) (Outra); José Martins Ferreira (Autor) (FEUP)

2001

Nome do Ficheiro	Descrição	Tamanho
48.C-IOLTW_2001_53087	DRAFT: An On-line Fault Detection Method for Dynamic and Partially Reconfigurable FPGAs	154.43 KB

Manuel Gericota (Autor) (Outra); Gustavo Costa Alves (Autor) (Outra); Miguel L. Silva (Autor) (Outra); José Martins Ferreira (Autor) (FEUP)

2001

Nome do Ficheiro	Descrição	Tamanho
50.C-DCIS_2001_69352	DRAFT: An On-line Concurrent Test for Partial and Dynamically Reconfigurable FPGAs	169.21 KB

Gustavo Costa Alves (Autor) (Outra); Telmo Pedro Gomes Amaral (Autor) (FEUP); José Martins Ferreira (Autor) (FEUP)

1999

Nome do Ficheiro	Descrição	Tamanho
35.C-ISCAS_1999_53932	Board-Level Prototype Validation: A Built-In Controller and Extended BS Architecture	375.30 KB

Registos 1 a 7 de 7