Saltar para:
Logótipo
Comuta visibilidade da coluna esquerda
Você está em: Início > Publicações > Visualização > Worst-case Stall Analysis for Multicore Architectures with Two Memory Controllers

Publicações

Worst-case Stall Analysis for Multicore Architectures with Two Memory Controllers

Título
Worst-case Stall Analysis for Multicore Architectures with Two Memory Controllers
Tipo
Artigo em Livro de Atas de Conferência Internacional
Ano
2018
Autores
Muhammad Ali Awan
(Autor)
Outra
A pessoa não pertence à instituição. A pessoa não pertence à instituição. A pessoa não pertence à instituição. Sem AUTHENTICUS Sem ORCID
Pedro F. Souto
(Autor)
FEUP
Ver página pessoal Sem permissões para visualizar e-mail institucional Pesquisar Publicações do Participante Ver página do Authenticus Sem ORCID
Konstantinos Bletsas
(Autor)
Outra
A pessoa não pertence à instituição. A pessoa não pertence à instituição. A pessoa não pertence à instituição. Sem AUTHENTICUS Sem ORCID
Benny Akesson
(Autor)
Outra
A pessoa não pertence à instituição. A pessoa não pertence à instituição. A pessoa não pertence à instituição. Sem AUTHENTICUS Sem ORCID
Eduardo Tovar
(Autor)
Outra
A pessoa não pertence à instituição. A pessoa não pertence à instituição. A pessoa não pertence à instituição. Sem AUTHENTICUS Sem ORCID
Indexação
Outras Informações
ID Authenticus: P-00N-ZQX
Resumo (PT):
Abstract (EN): In multicore architectures, there is potential for contention between cores when accessing shared resources, such as system memory. Such contention scenarios are challenging to accurately analyse, from a worst-case timing perspective. One way of making memory contention in multicores more amenable to timing analysis is the use of memory regulation mechanisms. It restricts the number of accesses performed by any given core over time by using periodically replenished percore budgets. Typically, this assumes that all cores access memory via a single shared memory controller. However, ever-increasing bandwidth requirements have brought about architectures with multiple memory controllers. These control accesses to different memory regions and are potentially shared among all cores. While this presents an opportunity to satisfy bandwidth requirements, existing analysis designed for a single memory controller are no longer safe. This work formulates a worst-case memory stall analysis for a memory-regulated multicore with two memory controllers. This stall analysis can be integrated into the schedulability analysis of systems under fixed-priority partitioned scheduling. Five heuristics for assigning tasks and memory budgets to cores in a stall-cognisant manner are also proposed. We experimentally quantify the cost in terms of extra stall for letting all cores benefit from the memory space offered by both controllers, and also evaluate the five heuristics for different system characteristics. © Muhammad Ali Awan, Pedro F. Souto, Konstantinos Bletsas, Benny Akesson, and Eduardo Tovar.
Idioma: Inglês
Tipo (Avaliação Docente): Científica
Nº de páginas: 22
Documentos
Não foi encontrado nenhum documento associado à publicação.
Publicações Relacionadas

Dos mesmos autores

Uneven memory regulation for scheduling IMA applications on multi-core platforms (2019)
Artigo em Revista Científica Internacional
Muhammad Ali Awan; Pedro F. Souto; Benny Akesson; Konstantinos Bletsas; Eduardo Tovar
Mixed-criticality scheduling with memory regulation (2016)
Artigo em Livro de Atas de Conferência Internacional
Pedro Souto; Muhammad Ali Awan; Konstantinos Bletsas; Benny Akesson; Eduardo Tovar; Jibran Ali
Mixed-criticality scheduling with memory bandwidth regulation (2018)
Artigo em Livro de Atas de Conferência Internacional
Muhammad Ali Awan; Pedro F. Souto; Konstantinos Bletsas; Benny Akesson; Eduardo Tovar
Mixed-criticality Scheduling with Dynamic Memory Bandwidth Regulation (2018)
Artigo em Livro de Atas de Conferência Internacional
Muhammad Ali Awan; Konstantinos Bletsas; Pedro F. Souto; Benny Akesson; Eduardo Tovar
Memory Bandwidth Regulation for Multiframe Task Sets (2019)
Artigo em Livro de Atas de Conferência Internacional
Pedro Souto; Muhammad Ali Awan; Konstantinos Bletsas; Benny Akesson; Eduardo Tovar

Ver todas (6)

Recomendar Página Voltar ao Topo
Copyright 1996-2025 © Faculdade de Direito da Universidade do Porto  I Termos e Condições  I Acessibilidade  I Índice A-Z
Página gerada em: 2025-08-16 às 03:16:18 | Política de Privacidade | Política de Proteção de Dados Pessoais | Denúncias