Publicações

Publicações com os mesmos autores da publicação Concurrent replication of active logic blocks: a core solution for online testing and logic space defragmentation in reconfigurable systems

Agrupar Por: Tipo Ano Ordenação: Título Ano Tipo de Publicação

Capítulo ou Parte de Livro

Run-time Defragmentation for Dynamically Reconfigurable Hardware

Manuel G. Gericota (Autor) (Outra); Gustavo R. Alves (Autor) (Outra); Miguel L. Silva (Autor) (Outra); José M. Ferreira (Autor) (FEUP)

2005

Classificação Científica

FOS: Engenharia electrotécnica, electrónica e informática

Artigo em Revista Científica Internacional

Reliability and availability in reconfigurable computing: A basis for a common solution

Manuel G. Gericota (Autor) (Outra); Gustavo R. Alves (Autor) (Outra); Miguel L. Silva (Autor) (Outra); José M. Ferreira (Autor) (FEUP)

2008

Classificação Científica Indexação Documentos

ISI Web of Science

Scopus

INSPEC

FOS: Engenharia electrotécnica, electrónica e informática

Nome do Ficheiro	Descrição	Tamanho
5.J-ToVLSIS_2008_59326	Reliability and Availability in Reconfigurable Computing: A Basis for a Common Solution	1446.79 KB

Artigo em Livro de Atas de Conferência Internacional

Run-time management of logic resources on reconfigurable systems

Manuel G. Gericota (Autor) (Outra); Gustavo R. Alves (Autor) (Outra); Miguel L. Silva (Autor) (Outra); José M. Ferreira (Autor) (FEUP)

2003

Classificação Científica Indexação Documentos

ISI Web of Science

Scopus

INSPEC

FOS: Engenharia electrotécnica, electrónica e informática

Nome do Ficheiro	Descrição	Tamanho
60.C-DATE_2003_58728	Run-Time Management of Logic Resources on Reconfigurable Systems	364.54 KB

Programmable logic devices: a test approach for the Input / Output blocks and Pad-to-Pin interconnections

Manuel G. Gericota (Autor) (Outra); Gustavo R. Alves (Autor) (Outra); Miguel L. Silva (Autor) (Outra); José M. Ferreira (Autor) (FEUP)

2003

Classificação Científica Documentos

FOS: Engenharia electrotécnica, electrónica e informática

Nome do Ficheiro	Descrição	Tamanho
59.C-LATW_2003_58727	Programmable Logic Devices: A Test Approach for the Input / Output Blocks and Pad-to-Pin Interconnections	354.19 KB

DRAFT: A scanning test methodology for dynamic and partially reconfigurable FPGAs

Manuel G. Gericota (Autor) (Outra); Gustavo R. Alves (Autor) (Outra); Miguel L. Silva (Autor) (Outra); José M. Ferreira (Autor) (FEUP)

2001

Classificação Científica Documentos

CORDIS: Engenharia electrotécnica

FOS: Engenharia electrotécnica, electrónica e informática

Nome do Ficheiro	Descrição	Tamanho
47.C-ETW_2001_65724	DRAFT: A Scanning Test Methodology for Dynamic and Partially Reconfigurable FPGAs	157.80 KB

A novel methodology for the concurrent test of partial and dynamically reconfigurable SRAM-based FPGAs

Manuel G. Gericota (Autor) (Outra); Gustavo R. Alves (Autor) (Outra); Miguel L. Silva (Autor) (Outra); José M. Ferreira (Autor) (FEUP)

2002

Classificação Científica Indexação Documentos

ISI Web of Science

Scopus

INSPEC

FOS: Engenharia electrotécnica, electrónica e informática

CORDIS: Engenharia electrotécnica

Nome do Ficheiro	Descrição	Tamanho
10.P-DATE_2002_66138	A novel methodology for the concurrent test of partial and dynamically reconfigurable SRAM-based FPGAs	121.33 KB

Registos 1 a 6 de 6

 

1