Saltar para:
Logótipo
Comuta visibilidade da coluna esquerda
Você está em: Início > Publicações > Visualização > A novel methodology for the concurrent test of partial and dynamically reconfigurable SRAM-based FPGAs

Publicações

A novel methodology for the concurrent test of partial and dynamically reconfigurable SRAM-based FPGAs

Título
A novel methodology for the concurrent test of partial and dynamically reconfigurable SRAM-based FPGAs
Tipo
Artigo em Livro de Atas de Conferência Internacional
Ano
2002
Autores
Manuel G. Gericota
(Autor)
Outra
A pessoa não pertence à instituição. A pessoa não pertence à instituição. A pessoa não pertence à instituição. Sem AUTHENTICUS Sem ORCID
Gustavo R. Alves
(Autor)
Outra
A pessoa não pertence à instituição. A pessoa não pertence à instituição. A pessoa não pertence à instituição. Sem AUTHENTICUS Sem ORCID
Miguel L. Silva
(Autor)
Outra
A pessoa não pertence à instituição. A pessoa não pertence à instituição. A pessoa não pertence à instituição. Sem AUTHENTICUS Sem ORCID
José M. Ferreira
(Autor)
FEUP
Ata de Conferência Internacional
Páginas: 1126-1126
Design, Automation and Test in Europe Conference (DATE'02)
Paris, França, 4 a 8 de Março de 2002
Indexação
Publicação em ISI Web of Science ISI Web of Science
Publicação em Scopus Scopus
INSPEC
Classificação Científica
FOS: Ciências da engenharia e tecnologias > Engenharia electrotécnica, electrónica e informática
CORDIS: Ciências Tecnológicas > Engenharia > Engenharia electrotécnica
Outras Informações
Abstract (EN): This poster presents the first truly non-intrusive structural concurrent test approach, with the objective of testing partially and dynamically reconfigurable SRAM-based FPGAs without disturbing their operation. This is accomplished by using a new methodology to carry out the replication of active Configurable Logic Blocks (CLBs), i.e. CLBs that are part of an implemented function that is actually being used by the system, releasing it to be tested in a way that is completely transparent to the system.
Idioma: Inglês
Tipo (Avaliação Docente): Científica
Nº de páginas: 1
Tipo de Licença: Clique para ver a licença CC BY-NC
Documentos
Nome do Ficheiro Descrição Tamanho
10.P-DATE_2002_66138 A novel methodology for the concurrent test of partial and dynamically reconfigurable SRAM-based FPGAs 121.33 KB
Publicações Relacionadas

Dos mesmos autores

Run-time Defragmentation for Dynamically Reconfigurable Hardware (2005)
Capítulo ou Parte de Livro
Manuel G. Gericota; Gustavo R. Alves; Miguel L. Silva; José M. Ferreira
Reliability and availability in reconfigurable computing: A basis for a common solution (2008)
Artigo em Revista Científica Internacional
Manuel G. Gericota; Gustavo R. Alves; Miguel L. Silva; José M. Ferreira
Run-time management of logic resources on reconfigurable systems (2003)
Artigo em Livro de Atas de Conferência Internacional
Manuel G. Gericota; Gustavo R. Alves; Miguel L. Silva; José M. Ferreira
Programmable logic devices: a test approach for the Input / Output blocks and Pad-to-Pin interconnections (2003)
Artigo em Livro de Atas de Conferência Internacional
Manuel G. Gericota; Gustavo R. Alves; Miguel L. Silva; José M. Ferreira
DRAFT: A scanning test methodology for dynamic and partially reconfigurable FPGAs (2001)
Artigo em Livro de Atas de Conferência Internacional
Manuel G. Gericota; Gustavo R. Alves; Miguel L. Silva; José M. Ferreira

Ver todas (6)

Recomendar Página Voltar ao Topo
Copyright 1996-2025 © Faculdade de Direito da Universidade do Porto  I Termos e Condições  I Acessibilidade  I Índice A-Z
Página gerada em: 2025-10-18 às 02:40:37 | Política de Privacidade | Política de Proteção de Dados Pessoais | Denúncias | Livro Amarelo Eletrónico