Saltar para:
Logótipo
Você está em: Início > Publicações > Visualização > The ARPA-MT Embedded SMT Processor and Its RTOS Hardware Accelerator
Mapa das Instalações
FC6 - Departamento de Ciência de Computadores FC5 - Edifício Central FC4 - Departamento de Biologia FC3 - Departamento de Física e Astronomia e Departamento GAOT FC2 - Departamento de Química e Bioquímica FC1 - Departamento de Matemática

The ARPA-MT Embedded SMT Processor and Its RTOS Hardware Accelerator

Título
The ARPA-MT Embedded SMT Processor and Its RTOS Hardware Accelerator
Tipo
Artigo em Revista Científica Internacional
Ano
2011
Autores
Arnaldo Oliveira
(Autor)
Outra
A pessoa não pertence à instituição. A pessoa não pertence à instituição. A pessoa não pertence à instituição. Sem AUTHENTICUS Sem ORCID
António Ferrari
(Autor)
Outra
A pessoa não pertence à instituição. A pessoa não pertence à instituição. A pessoa não pertence à instituição. Sem AUTHENTICUS Sem ORCID
Revista
Vol. 58 3
Páginas: 890-904
ISSN: 0278-0046
Editora: IEEE
Indexação
Classificação Científica
FOS: Ciências da engenharia e tecnologias > Engenharia electrotécnica, electrónica e informática
CORDIS: Ciências Tecnológicas > Engenharia > Engenharia de computadores
Outras Informações
ID Authenticus: P-002-TTW
Abstract (EN): The high-level modeling and parameterization capabilities of current hardware description languages, as well as the huge integration capacity and flexibility provided by modern field-programmable gate arrays (FPGAs), open the way to designing processors tuned to given applications and favoring specific properties. This paper presents the Advanced Real-time Processor Architecture (ARPA)-MultiThreaded processor-a customizable, synthesizable, and time-predictable processor model optimized for multitasking real-time embedded systems, which efficiently explores modern FPGA technology. A fundamental processor component is the ARPA operating system (OS) coprocessor designed for hardware implementation of the basic real-time OS management functions, such as timing, task scheduling, synchronization and switching, efficient interrupt handling, and verification of the timing constraints. The hardware implementation of these functions allows executing them faster and more predictably, reducing the OS overhead, and improving its determinism. The performance evaluation has shown reductions of one to two orders of magnitude in the execution time of some functions of a real-time executive, in comparison with an analogous software implementation.
Idioma: Inglês
Tipo (Avaliação Docente): Científica
Nº de páginas: 15
Documentos
Não foi encontrado nenhum documento associado à publicação.
Publicações Relacionadas

Da mesma revista

Wheel slip control of EVs based on sliding mode technique with conditional integrators (2013)
Artigo em Revista Científica Internacional
Ricardo de Castro; Rui Esteves Araújo; Diamantino Freitas
Three-Level Hybrid Energy Storage Planning Under Uncertainty (2019)
Artigo em Revista Científica Internacional
Reza Hemmati ; Miadreza Shafie-Khah; João P. S. Catalão
The FTT-CAN protocol: Why and how (2002)
Artigo em Revista Científica Internacional
Luis Almeida; Paulo Pedreiras; José Alberto Fonseca
Schedulability analysis of real-time traffic in WorldFIP networks: An integrated approach (2002)
Artigo em Revista Científica Internacional
almeida, l; tovar, e; fonseca, jag; vasques, f
Real-time fieldbus communications using Profibus networks (1999)
Artigo em Revista Científica Internacional
tovar, e; vasques, f

Ver todas (17)

Recomendar Página Voltar ao Topo
Copyright 1996-2024 © Faculdade de Ciências da Universidade do Porto  I Termos e Condições  I Acessibilidade  I Índice A-Z  I Livro de Visitas
Última actualização: 2016-03-23 I  Página gerada em: 2024-07-17 às 20:35:17 | Política de Utilização Aceitável | Política de Proteção de Dados Pessoais | Denúncias