Saltar para:
Logótipo
Comuta visibilidade da coluna esquerda
Você está em: Início > Publicações > Visualização > Test Node Selection and Fault Diagnosis in an IEEE1149.4 Environment

Publicações

Test Node Selection and Fault Diagnosis in an IEEE1149.4 Environment

Título
Test Node Selection and Fault Diagnosis in an IEEE1149.4 Environment
Tipo
Artigo em Livro de Atas de Conferência Internacional
Ano
1999
Autores
Luís Laranjeira
(Autor)
Outra
A pessoa não pertence à instituição. A pessoa não pertence à instituição. A pessoa não pertence à instituição. Sem AUTHENTICUS Sem ORCID
José Machado da Silva
(Autor)
FEUP
Ver página pessoal Sem permissões para visualizar e-mail institucional Pesquisar Publicações do Participante Ver página do Authenticus Ver página ORCID
José Silva Matos
(Autor)
FEUP
Ver página pessoal Sem permissões para visualizar e-mail institucional Pesquisar Publicações do Participante Ver página do Authenticus Sem ORCID
Ata de Conferência Internacional
Palma de Mallorca, 23 - NOVEMBRO - 1999
Classificação Científica
FOS: Ciências da engenharia e tecnologias > Engenharia electrotécnica, electrónica e informática
CORDIS: Ciências Tecnológicas > Engenharia > Engenharia electrotécnica
Outras Informações
Idioma: Português
Tipo (Avaliação Docente): Científica
Documentos
Não foi encontrado nenhum documento associado à publicação.
Publicações Relacionadas

Dos mesmos autores

A Method for Testing Analogue and Mixed-Signal Clusters Using IEEE P1149.4 (1998)
Artigo em Livro de Atas de Conferência Internacional
Luís Laranjeira; José Machado da Silva; José Silva Matos
A Method for Testing Analog Clusters Using IEEE P1149.4 (1999)
Artigo em Livro de Atas de Conferência Internacional
José Machado da Silva; Luís Laranjeira; José Silva Matos

Das mesmas áreas científicas

Sistema de Comando Numérico para Prensas Hidráulicas de Duplo Efeito (1986)
Tese
José Martins Ferreira
Processadores dedicados : Concepção e realização em sistemas digitais reconfiguráveis (1997)
Tese
José Carlos dos Santos Alves; José Alfredo Ribeiro da Silva Ma; José Silva Matos
O Teste de Cartas de Circuito Impresso com BST: Arquitectura de um Controlador Residente e Geração Automática do Programa de Teste (1992)
Tese
José Martins Ferreira
Modelação de semicondutores bipolares. Formulação de um novo método para simulação em circuitos electrónicos de potência (1998)
Tese
Armando Araújo
Interoperability in collaborative networks : a framework proposal (2008)
Tese
Claudia-Melania Chituc; Américo Lopes de Azevedo; Américo Azevedo

Ver todas (742)

Recomendar Página Voltar ao Topo
Copyright 1996-2025 © Faculdade de Direito da Universidade do Porto  I Termos e Condições  I Acessibilidade  I Índice A-Z
Página gerada em: 2025-09-17 às 05:07:47 | Política de Privacidade | Política de Proteção de Dados Pessoais | Denúncias | Livro Amarelo Eletrónico