Saltar para:
Logótipo
Comuta visibilidade da coluna esquerda
Você está em: Início > Publicações > Visualização > Controlling a complete hardware synthesis toolchain with LARA aspects

Publicações

Controlling a complete hardware synthesis toolchain with LARA aspects

Título
Controlling a complete hardware synthesis toolchain with LARA aspects
Tipo
Artigo em Revista Científica Internacional
Ano
2013
Autores
Carvalho, T
(Autor)
Outra
A pessoa não pertence à instituição. A pessoa não pertence à instituição. A pessoa não pertence à instituição. Sem AUTHENTICUS Sem ORCID
Coutinho, JGF
(Autor)
Outra
A pessoa não pertence à instituição. A pessoa não pertence à instituição. A pessoa não pertence à instituição. Sem AUTHENTICUS Sem ORCID
Nobre, R
(Autor)
Outra
A pessoa não pertence à instituição. A pessoa não pertence à instituição. A pessoa não pertence à instituição. Ver página do Authenticus Sem ORCID
Nane, R
(Autor)
Outra
A pessoa não pertence à instituição. A pessoa não pertence à instituição. A pessoa não pertence à instituição. Sem AUTHENTICUS Sem ORCID
Diniz, PC
(Autor)
Outra
A pessoa não pertence à instituição. A pessoa não pertence à instituição. A pessoa não pertence à instituição. Ver página do Authenticus Sem ORCID
Petrov, Z
(Autor)
Outra
A pessoa não pertence à instituição. A pessoa não pertence à instituição. A pessoa não pertence à instituição. Sem AUTHENTICUS Sem ORCID
Luk, W
(Autor)
Outra
A pessoa não pertence à instituição. A pessoa não pertence à instituição. A pessoa não pertence à instituição. Sem AUTHENTICUS Sem ORCID
Bertels, K
(Autor)
Outra
A pessoa não pertence à instituição. A pessoa não pertence à instituição. A pessoa não pertence à instituição. Sem AUTHENTICUS Sem ORCID
Revista
Vol. 37
Páginas: 1073-1089
ISSN: 0141-9331
Editora: Elsevier
Outras Informações
ID Authenticus: P-008-HH2
Abstract (EN): The synthesis and mapping of applications to configurable embedded systems is a notoriously complex process. Design-flows typically include tools that have a wide range of parameters which interact in very unpredictable ways, thus creating a large and complex design space. When exploring this space, designers must manage the interfaces between different tools and apply, often manually, a sequence of tool-specific transformations making design exploration extremely cumbersome and error-prone. This paper describes the use of techniques inspired by aspect-oriented technology and scripting languages for defining and exploring hardware compilation strategies. In particular, our approach allows developers to control all stages of a hardware/software compilation and synthesis toolchain: from code transformations and compiler optimizations to placement and routing for tuning the performance of application kernels. Our approach takes advantage of an integrated framework which provides a transparent and unified view over toolchains, their data output and the control of their execution. We illustrate the use of our approach when designing application-specific hardware architectures generated by a toolchain composed of high-level source-code transformation and synthesis tools. The results show the impact of various strategies when targeting custom hardware and expose the complexities in devising these strategies, hence highlighting the productivity benefits of this approach.
Idioma: Inglês
Tipo (Avaliação Docente): Científica
Nº de páginas: 17
Documentos
Não foi encontrado nenhum documento associado à publicação.
Publicações Relacionadas

Da mesma revista

MICPRO DSD 2015 special issue (2017)
Outra Publicação em Revista Científica Internacional
João Canas Ferreira; Kitsos, P
The VALU3S ECSEL project: Verification and validation of automated systems safety and security (2021)
Artigo em Revista Científica Internacional
Agirre, JA; Etxeberria, L; Barbosa, R; Basagiannis, S; Giantamidis, G; Bauer, T; Ferrari, E; Esnaola, ML; Orani, V; Öberg, J; Pereira, D; Proença, J; Schlick, R; Smrcka, A; Tiberti, W; Tonetta, S; Bozzano, M; Yazici, A; Sangchoolie, B
The ANTAREX domain specific language for high performance computing (2019)
Artigo em Revista Científica Internacional
Silvano, C; Agosta, G; Bartolini, A; Beccari, AR; Benini, L; Besnard, L; João Bispo; Cmar, R; João M. P. Cardoso; Cavazzoni, C; Cesarini, D; Cherubin, S; Ficarelli, F; Gadioli, D; Golasowski, M; Libri, A; Martinovic, J; Palermo, G; Pinto, P; Rohou, E...(mais 2 autores)
Run-time generation of partial FPGA configurations for subword operations (2012)
Artigo em Revista Científica Internacional
Silva, ML; João Canas Ferreira
Real-time fault injection using enhanced on-chip debug infrastructures (2011)
Artigo em Revista Científica Internacional
José Martins Ferreira; André V. Fidalgo; Manuel G. Gericota; Gustavo R. Alves

Ver todas (8)

Recomendar Página Voltar ao Topo
Copyright 1996-2025 © Faculdade de Direito da Universidade do Porto  I Termos e Condições  I Acessibilidade  I Índice A-Z
Página gerada em: 2025-09-04 às 03:33:04 | Política de Privacidade | Política de Proteção de Dados Pessoais | Denúncias