Saltar para:
Logótipo
Comuta visibilidade da coluna esquerda
Você está em: Início > Publicações > Visualização > From Boolean algebra to processor architecture and assembly programming in one semester

Publicações

From Boolean algebra to processor architecture and assembly programming in one semester

Título
From Boolean algebra to processor architecture and assembly programming in one semester
Tipo
Artigo em Livro de Atas de Conferência Internacional
Ano
2014
Autores
José Silva Matos
(Autor)
FEUP
Ver página pessoal Sem permissões para visualizar e-mail institucional Pesquisar Publicações do Participante Ver página do Authenticus Sem ORCID
Helio Mendonca
(Autor)
FEUP
António J. Araújo
(Autor)
FEUP
Ata de Conferência Internacional
Páginas: 299-303
2014 29th Conference on Design of Circuits and Integrated Systems, DCIS 2014
26 November 2014 through 28 November 2014
Indexação
Publicação em Scopus Scopus - 0 Citações
Classificação Científica
FOS: Ciências da engenharia e tecnologias > Engenharia electrotécnica, electrónica e informática
CORDIS: Ciências Tecnológicas > Engenharia > Engenharia electrotécnica
Outras Informações
ID Authenticus: P-00G-EQJ
Abstract (EN): The paper presents the approach followed at the Faculty of Engineering of the University of Porto, to introduce design automation tools and structured design techniques in the first course on digital system design of our Integrated Master in Electrical and Computer Engineering. Digital Systems Laboratory is an introductory course on digital design, with the classical task of teaching Boolean algebra and combinational and sequential circuit design, using gates, flip-flops and medium complexity components/function blocks like counters and shift-registers. The need to cope with new curriculum requirements and modern digital design demands, motivated an extensive reformulation of the course contents and organization, leading to the introduction of the use of hardware description languages and synthesis tools, in order to implement small systems, of increasingly complex nature, on an FPGA platform. At the same time its coverage was extended to include low-level processor architecture issues, and to teach assembly programming for the MIPS processor. The paper describes how this reformulation was carried out. It presents the course contents and timeline, and discusses the main choices that were made. The paper also describes the laboratory experiments that were developed and discusses some of the challenges and results obtained so far. © 2014 IEEE.
Idioma: Inglês
Tipo (Avaliação Docente): Científica
Documentos
Não foi encontrado nenhum documento associado à publicação.
Recomendar Página Voltar ao Topo
Copyright 1996-2025 © Faculdade de Direito da Universidade do Porto  I Termos e Condições  I Acessibilidade  I Índice A-Z
Página gerada em: 2025-09-05 às 06:34:30 | Política de Privacidade | Política de Proteção de Dados Pessoais | Denúncias