Saltar para:
Logótipo
Comuta visibilidade da coluna esquerda
Você está em: Início > Publicações > Visualização > An FPGA-based coprocessor for real-time fieldbus traffic scheduling - architecture and implementation

Publicações

An FPGA-based coprocessor for real-time fieldbus traffic scheduling - architecture and implementation

Título
An FPGA-based coprocessor for real-time fieldbus traffic scheduling - architecture and implementation
Tipo
Artigo em Revista Científica Internacional
Ano
2005
Autores
Martins, E
(Autor)
Outra
A pessoa não pertence à instituição. A pessoa não pertence à instituição. A pessoa não pertence à instituição. Ver página do Authenticus Sem ORCID
Fonseca, JA
(Autor)
Outra
A pessoa não pertence à instituição. A pessoa não pertence à instituição. A pessoa não pertence à instituição. Ver página do Authenticus Sem ORCID
Revista
Vol. 51
Páginas: 29-44
ISSN: 1383-7621
Editora: Elsevier
Outras Informações
ID Authenticus: P-000-64N
Abstract (EN): Distributed computer control systems used nowadays in the industry need often to meet requirements of on-line reconfigurability so they can adjust dynamically to changes in the application environment or to evolving specifications. The communication network connecting the computer nodes, commonly a fieldbus system, must use therefore dynamic scheduling strategies, together with on-line admission control procedures that test the validity of all changes in order to guarantee the satisfaction of real-time constraints. These are both very computationally demanding tasks, something that has precluded their wide adoption. However, these algorithms also embed sufficient levels of parallelism to grant them benefits from implementations in dedicated hardware. This paper presents a scheduling coprocessor that executes dynamic real-time traffic scheduling and schedulability analysis. The FPGA-based implementation described here supports multiple scheduling policies and was tailored for the FTT-CAN protocol, but it can be used also in other fieldbuses relying on centralized scheduling. The coprocessor generates schedules in about two orders of magnitude less time than any practical network elementary cycle duration. The time to execute a schedulability test is deterministic. An evaluation based on the SAE benchmark yielded a worstcase execution time of 1.4 ms. The paper starts by discussing the scheduling problem being addressed. It describes then the coprocessor functionality and architecture, highlighting important design decisions, and its latest implementation. Finally the coprocessor performance evaluation is presented.
Idioma: Inglês
Tipo (Avaliação Docente): Científica
Nº de páginas: 16
Documentos
Não foi encontrado nenhum documento associado à publicação.
Publicações Relacionadas

Dos mesmos autores

Online QoS Adaptation with the Flexible Time-Triggered (FTT) Communication Paradigm (2007)
Capítulo ou Parte de Livro
Martins, E; Marau, R; Ferreira, J; Fonseca, JA; Luis Almeida; Calha, M; Silva, V; Pedreiras, P
Proceedings of the 3rd IPLeiria's International Health Congress Abstracts (2016)
Artigo em Revista Científica Internacional
Tomás, CC; Oliveira, E; Sousa, D; Uba Chupel, M; Furtado, G; Rocha, C; Lopes C; Ferreira, P; Alves, C; Gisin, S; Catarino, E; Carvalho, N; Coucelo, T; Bonfim, L; Silva, C; Franco, D; González, JA; Jardim, HG; Silva, R; Baixinho, CL...(mais 1673 autores)
Combining operational flexibility and dependability in FTT-CAN (2006)
Artigo em Revista Científica Internacional
Ferreira, J; Luis Almeida; Fonseca, JA; Pedreiras, P; Martins, E; Rodriguez Navas, G; Rigo, J; Proenza, J
Flexibility, timeliness and efficiency in fieldbus systems: The DISCO project (2001)
Artigo em Livro de Atas de Conferência Internacional
Luis Almeida; Fonseca, JA; Mota, A; Fonseca, P; Martins, E; Pedreiras, P; Ferreira, J; Coutinho, F

Da mesma revista

Special issue on design of algorithms and architectures for signal and image processing (2017)
Outra Publicação em Revista Científica Internacional
Gorgon, M; João M. P. Cardoso; Gohringer, D; Indrusiak, LS
Introduction to the special issue on architecture of computing systems (2017)
Outra Publicação em Revista Científica Internacional
Hannig, F; João M. P. Cardoso; Fey, D
Support for partial run-time reconfiguration of platform FPGAs (2006)
Artigo em Revista Científica Internacional
Miguel Lino Magalhães da Silva; João Paulo de Castro Canas Ferreira
Scalable Hardware Architecture for Disparity Map Computation and Object Location in Real-Time (2013)
Artigo em Revista Científica Internacional
Pedro Santos; João Canas Ferreira; José Silva Matos
Run-time generation of partial FPGA configurations (2012)
Artigo em Revista Científica Internacional
Miguel L. Silva; João Canas Ferreira

Ver todas (12)

Recomendar Página Voltar ao Topo
Copyright 1996-2025 © Faculdade de Direito da Universidade do Porto  I Termos e Condições  I Acessibilidade  I Índice A-Z
Página gerada em: 2025-07-24 às 13:43:00 | Política de Privacidade | Política de Proteção de Dados Pessoais | Denúncias