Saltar para:
Logótipo
Comuta visibilidade da coluna esquerda
Você está em: Início > Publicações > Visualização > Run-time Generation of Configurations for Dynamically Reconfigurable Systems

Run-time Generation of Configurations for Dynamically Reconfigurable Systems

Título
Run-time Generation of Configurations for Dynamically Reconfigurable Systems
Tipo
Artigo em Livro de Atas de Conferência Nacional
Ano
2009
Autores
Miguel L. Silva
(Autor)
FEUP
A pessoa não pertence à instituição. A pessoa não pertence à instituição. A pessoa não pertence à instituição. Sem AUTHENTICUS Sem ORCID
Ata de Conferência Nacional
Páginas: 7-12
V Jornadas sobre Sistemas Reconfiguráveis - REC'2009
Faculdade de Ciências e Tecnologia da Universidade Nova de Lisboa, Monte de Caparica, Portugal, 5 a 6 de Fevereiro de 2009
Classificação Científica
FOS: Ciências da engenharia e tecnologias > Engenharia electrotécnica, electrónica e informática
Outras Informações
Abstract (EN): The paper describes a process for run-time generation of partial bitstreams on a dynamically reconfigurable FPGA. From the partial bitstreams of each component module, new partial bitstreams are created at run-time, that place and connect the component modules inside a time-shared zone of the FPGA. The process has two methods for placement and creation of the connections between modules. The choice of method is a balance between time required to produce the partial bitstream and placement flexibility. Using the simpler method, placement and interconnection of modules must follow a restrictive set of rules. While limiting the number of possible module arrangements, this approach allows bitstream creation to be performed with relatively few computational resources. In the more flexible approach, a routing algorithm is used to connect the modules according to a simple routing model. This approach allows a more flexible placement of modules but consumes more resources. A Virtex-II-Pro-based demonstration system is used to show the feasibility of the proposed on-line bitstream generation methods.
Idioma: Português
Tipo (Avaliação Docente): Científica
Contacto: jcf@fe.up.pt
Documentos
Não foi encontrado nenhum documento associado à publicação.
Publicações Relacionadas

Dos mesmos autores

Improving support for dynamically reconfigurable designs (2007)
Artigo em Livro de Atas de Conferência Nacional
Miguel L. Silva; João Canas Ferreira
Exploiting the Run-Time Use of IP Cores on Dynamically Reconfigurable Systems (2008)
Artigo em Livro de Atas de Conferência Nacional
Miguel L. Silva; João Canas Ferreira
GENERATION OF PARTIAL FPGA CONFIGURATIONS AT RUN-TIME (2008)
Artigo em Livro de Atas de Conferência Internacional
Miguel L. Silva; João Canas Ferreira
Flexible use of IP gores on dynamically reconfigurable systems (2008)
Artigo em Livro de Atas de Conferência Internacional
Miguel L. Silva; João Canas Ferreira; José Silva Matos
Recomendar Página Voltar ao Topo
Copyright 1996-2025 © Centro de Desporto da Universidade do Porto I Termos e Condições I Acessibilidade I Índice A-Z
Página gerada em: 2025-10-22 às 19:59:45 | Política de Privacidade | Política de Proteção de Dados Pessoais | Denúncias | Livro Amarelo Eletrónico