Saltar para:
Logótipo
Comuta visibilidade da coluna esquerda
Você está em: Início > Publicações > Visualização > Reliability and availability in reconfigurable computing: A basis for a common solution

Reliability and availability in reconfigurable computing: A basis for a common solution

Título
Reliability and availability in reconfigurable computing: A basis for a common solution
Tipo
Artigo em Revista Científica Internacional
Ano
2008
Autores
Manuel G. Gericota
(Autor)
Outra
A pessoa não pertence à instituição. A pessoa não pertence à instituição. A pessoa não pertence à instituição. Sem AUTHENTICUS Sem ORCID
Gustavo R. Alves
(Autor)
Outra
A pessoa não pertence à instituição. A pessoa não pertence à instituição. A pessoa não pertence à instituição. Sem AUTHENTICUS Sem ORCID
Miguel L. Silva
(Autor)
Outra
A pessoa não pertence à instituição. A pessoa não pertence à instituição. A pessoa não pertence à instituição. Sem AUTHENTICUS Sem ORCID
José M. Ferreira
(Autor)
FEUP
Revista
Páginas: 1545-1558
ISSN: 1063-8210
Editora: IEEE
Indexação
Publicação em ISI Web of Science ISI Web of Science
Publicação em Scopus Scopus
INSPEC
Classificação Científica
FOS: Ciências da engenharia e tecnologias > Engenharia electrotécnica, electrónica e informática
Outras Informações
Abstract (EN): Dynamically reconfigurable SRAM-based field-programmable gate arrays (FPGAs) enable the implementation of reconfigurable computing systems where several applications may be run simultaneously, sharing the available resources according to their own immediate functional requirements. To exclude malfunctioning due to faulty elements, the reliability of all FPGA resources must be guaranteed. Since resource allocation takes place asynchronously, an online structural test scheme is the only way of ensuring reliable system operation. On the other hand, this test scheme should not disturb the operation of the circuit, otherwise availability would be compromised. System performance is also influenced by the efficiency of the management strategies that must be able to dynamically allocate enough resources when requested by each application. As those resources are allocated and later released, many small free resource blocks are created, which are left unused due to performance and routing restrictions. To avoid wasting logic resources, the FPGA logic space must be defragmented regularly. This paper presents a non-intrusive active replication procedure that supports the proposed test methodology and the implementation of defragmentation strategies, assuring both the availability of resources and their perfect working condition, without disturbing system operation.
Idioma: Inglês
Tipo (Avaliação Docente): Científica
Nº de páginas: 14
Tipo de Licença: Clique para ver a licença CC BY-NC
Documentos
Nome do Ficheiro Descrição Tamanho
5.J-ToVLSIS_2008_59326 Reliability and Availability in Reconfigurable Computing: A Basis for a Common Solution 1446.79 KB
Publicações Relacionadas

Dos mesmos autores

Run-time Defragmentation for Dynamically Reconfigurable Hardware (2005)
Capítulo ou Parte de Livro
Manuel G. Gericota; Gustavo R. Alves; Miguel L. Silva; José M. Ferreira
Run-time management of logic resources on reconfigurable systems (2003)
Artigo em Livro de Atas de Conferência Internacional
Manuel G. Gericota; Gustavo R. Alves; Miguel L. Silva; José M. Ferreira
Programmable logic devices: a test approach for the Input / Output blocks and Pad-to-Pin interconnections (2003)
Artigo em Livro de Atas de Conferência Internacional
Manuel G. Gericota; Gustavo R. Alves; Miguel L. Silva; José M. Ferreira
DRAFT: A scanning test methodology for dynamic and partially reconfigurable FPGAs (2001)
Artigo em Livro de Atas de Conferência Internacional
Manuel G. Gericota; Gustavo R. Alves; Miguel L. Silva; José M. Ferreira
Concurrent replication of active logic blocks: a core solution for online testing and logic space defragmentation in reconfigurable systems (2003)
Artigo em Livro de Atas de Conferência Internacional
Manuel G. Gericota; Gustavo R. Alves; Miguel L. Silva; J. M. Martins Ferreira

Ver todas (6)

Da mesma revista

Generation of Customized Accelerators for Loop Pipelining of Binary Instruction Traces (2017)
Artigo em Revista Científica Internacional
Nuno Paulino; João Canas Ferreira; João M. P. Cardoso
Dynamic Partial Reconfiguration of Customized Single-Row Accelerators (2019)
Artigo em Revista Científica Internacional
Nuno Paulino; João Canas Ferreira; João M. P. Cardoso
Recomendar Página Voltar ao Topo
Copyright 1996-2025 © Centro de Desporto da Universidade do Porto I Termos e Condições I Acessibilidade I Índice A-Z
Página gerada em: 2025-10-16 às 23:36:15 | Política de Privacidade | Política de Proteção de Dados Pessoais | Denúncias | Livro Amarelo Eletrónico