Saltar para:
Logótipo
Comuta visibilidade da coluna esquerda
Você está em: Início > Publicações > Visualização > On pipelining sequences of data-dependent loops

On pipelining sequences of data-dependent loops

Título
On pipelining sequences of data-dependent loops
Tipo
Artigo em Revista Científica Internacional
Ano
2007
Autores
Rui M. M. Rodrigues
(Autor)
Outra
A pessoa não pertence à instituição. A pessoa não pertence à instituição. A pessoa não pertence à instituição. Sem AUTHENTICUS Sem ORCID
Revista
Vol. 13 3
Páginas: 419-439
ISSN: 0948-695X
Indexação
Classificação Científica
FOS: Ciências da engenharia e tecnologias > Engenharia electrotécnica, electrónica e informática
CORDIS: Ciências Tecnológicas > Engenharia > Engenharia de computadores
Outras Informações
ID Authenticus: P-007-HJZ
Abstract (EN): Sequences of data-dependent tasks, each one traversing large data sets, exist in many applications (such as video, image and signal processing applications). Those tasks usually perform computations (with loop intensive behavior) and produce new data to be consumed by subsequent tasks. This paper shows a scheme to pipeline sequences of data-dependent loops, in such a way that subsequent loops can start execution before the completion of the previous ones, which achieves performance improvements. It uses a hardware scheme with decoupled and concurrent data-path and control units that start execution at the same time. The communication of array elements between two loops in sequence is performed by special buffers with a data-driven, fine-grained scheme. Buffer elements are responsible to flag the availability of each array element requested by a subsequent loop (i.e., a ready protocol is used to trigger the execution of operations in the succeeding loop). Thus, the control execution of following loops is also orchestrated by data availability (in this case at the array element grain) and out-of-order produced-consumed pairs are permitted. The concept has been applied using Nau, a compiler infrastructure to map algorithms described in Java onto FPGAs. This paper presents very encouraging results showing important performance improvements and buffer size reductions for a number of benchmarks.
Idioma: Inglês
Tipo (Avaliação Docente): Científica
Nº de páginas: 21
Documentos
Não foi encontrado nenhum documento associado à publicação com acesso permitido.
Publicações Relacionadas

Da mesma revista

Selected papers from SBLP 2007: The 11th Brazilian Symposium on Programming Languages J.UCS special issue (2007)
Outra Publicação em Revista Científica Internacional
Bigonha, RS; Musicante, MA; Pardo, A; Garcia, A; Martini, A; Moreira, AF; De Melo, ACV; Du Bois, AR; Santos, A; Camarao, C; Rubira, C; Braga, C; Naumann, D; Haeusler, EH; De Carvalho Junior, FH; Cafezeiro, I; Palsberg, J; Jeuring, J; Saraiva, J; Guimaraes, J...(mais 24 autores)
Performance Management in Collaborative Networks: a Methodological Proposal (2011)
Artigo em Revista Científica Internacional
Ferreira, RP; Silva, JN; Strauhs, FDR; António Lucas Soares
Orchestration of E-Learning Services for Automatic Evaluation of Programming Exercises (2012)
Artigo em Revista Científica Internacional
Ricardo Queiros; Jose Paulo Leal
Learning decision trees from dynamic data streams (2005)
Artigo em Revista Científica Internacional
João Gama; Pedro Medas
HC plus : Towards a Framework for Improving Processes in Health Organizations by Means of Security and Data Quality Management (2012)
Artigo em Revista Científica Internacional
Caballero, I; Enrique Sanchez, LE; Freitas A; Fernandez Medina, E

Ver todas (8)

Recomendar Página Voltar ao Topo
Copyright 1996-2025 © Centro de Desporto da Universidade do Porto I Termos e Condições I Acessibilidade I Índice A-Z
Página gerada em: 2025-11-14 às 11:16:52 | Política de Privacidade | Política de Proteção de Dados Pessoais | Denúncias | Livro Amarelo Eletrónico